一个用VerilogHDL语言编写的多路解复用器
标签： VerilogHDL 语言 编写 多路
上传时间： 2013-12-16
上传用户：yph853211
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
本文首先在介绍多用户检测技术的原理以及系统模型的基础上，对比分析了几种多用户检测算法的性能，给出了算法选择的依据。为了同时克服多址干扰和多径干扰，给出了融合多用户检测与分集合并技术的接收机结构。 接着，针对WCDMA反向链路信道结构，介绍了扩频使用的OVSF码和扰码，分析了扰码的延时自相关特性和互相关特性，指出了存在多址干扰和多径干扰的根源。在此基础上，给出了解相关检测器的数学公式推导和结构框图，并仿真研究了用户数、扩频比、信道估计精度等参数对系统性能的影响。 常规的干扰抵消是基于chip级上的抵消，需要对用户信号重构，因此具有较高的复杂度。在解相关检测器的基础上，衍生出符号级上的干扰抵消。通过仿真，给出了算法中涉及的干扰抑制控制权值、干扰抵消级数等参数的最佳取值，并进行了算法性能比较。仿真结果验证了该算法的有效性。 最后，介绍了WCDMA系统移动台解复用技术的硬件实现，在FPGA平台上分别实现了与基站和安捷伦8960仪表的互联互通。
上传时间： 2013-07-29
上传用户：jiangxin1234
发现并证明了在设计多路大电流DC-DC变换器时,如果对每个工作模块进行有效隔离可避免自激情况发生。这个发现可更好地指导设计大电流多路DC-DC变换器。
上传时间： 2013-10-23
上传用户：stst
在对具有多路输出的反激变换器进行理论分析的基础上，进行了模型仿真及试验。其结果揭示了由于各路输出时间常数的不同，而导致变换器在连续工作模式下出现假断续状态，此分析结果为反激变换器的输出参数设计提供了很好的依据。
上传时间： 2013-11-17
上传用户：gyq
基础实验_01_多路复用器 ：4通道8位带三态输出 基础实验_02_多路解复用器 ：4通道8位带三态输出 基础实验_03_编码器 ：8位输入3位输出编码器 基础实验_04_优先编码器 ：8位输入3位输出高位优先 基础实验_05_译码器 ：3位输入8位输出译码器 . . . . . 进阶实验_17_蜂鸣器 ：蜂鸣器播放音乐
标签： FPGA 代码 verilog HDL 参考例程
上传时间： 2015-03-30
上传用户：YY-燕
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
多路复用器、模拟开关设计指南
上传时间： 2013-11-22
上传用户：guojin_0704
PCA9546A 是一款I2C 多路复用器和开关，能实现I2C 总线扩展、电平转换及总线功能恢复
上传时间： 2013-11-07
上传用户：jesuson
